### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-274404

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl.<sup>6</sup>

識別記号

FI H01L 27/04

Н

H01L 27/04 21/822

審査請求 有 請求項の数8 OL (全 11 頁)

(21)出願番号

特顏平10-75179

(71)出窟人 000004237

日本電気株式会社

(22)出顧日

平成10年(1998) 3月24日

東京都港区芝五丁目7番1号

(72)発明者 平田 守央

東京都港区芝五丁目7番1号 日本電気株


式会社内

(74)代理人 弁理士 稲垣 消

#### (54) 【発明の名称】 半導体装置

## (57)【要約】

【課題】 微細化した半導体装置に好適な高耐圧の静電気放電(ESD)対策を提供することである。LSIの少チップ化、多ピン化に伴い、I/Oボートの狭ピッチ化が進み、保護トランジスタとラッチアップ対策のためのガードリングの距離が小さくなり、ESD耐圧が低下する問題が顕在化してきた。本発明は、ピッチが狭くても高いESD耐圧を有するI/Oボートを提供できる。【解決手段】 ガードリングと保護トランジスタ列を有する半導体装置半導体装置において、ガードリングと、保護トランジスタ列との間の基板抵抗率を他の部分よりも大きくすることを特徴とする半導体装置。



1

#### 【特許請求の範囲】

【請求項1】 第1導電型又は第2導電型の基板領域を有する半導体基板と、該半導体基板の表面部分に形成される第1導電型のウエル領域と、該ウエル領域内の基板表面部分に配設される第1導電型のガードリングと、前記ウエル領域内の前記ガードリングの内側部分に配設される第2導電型のソース・ドレイン領域を有する保護トランジスタとを備える半導体装置において、前記ガードリングと前記ソース・ドレイン領域との間に、第2導電型領域、又は、前記ウエル領域よりも不純物濃度が低10い低濃度第1導電型領域の何れかを配設したことを特徴とする半導体装置。

【請求項2】 前記低濃度第1導電型領域は基板領域であることを特徴とする、請求項1に記載の半導体装置。 【請求項3】 前記第2導電型領域又は低濃度第1導電型領域は前記ソース・ドレイン領域を囲むことを特徴とする、請求項1又は2記載の半導体装置。

【請求項4】 前記保護トランジスタは相互に並んで並列接続された複数の保護トランジスタを含み、前記第2 導電型領域又は低濃度第1導電型領域は、前記複数の保 20 護トランジスタの内でガードリングに隣接する保護トランジスタのソース領域と前記ガードリングとの間に配設されることを特徴とする、請求項1又は2に記載の半導体装置。

【請求項5】 前記第2導電型領域又は低濃度第1導電型領域は、フィールド酸化膜の下側に配設されることを特徴とする、請求項1乃至4のいずれかに記載の半導体装置。

【請求項6】前記第2導電型領域又は低濃度第1導電型 領域が前記ガードリングに隣接する保護トランジスタの 30 ソース領域と同電位に維持されることを特徴とする、請 求項4に記載の半導体装置。

【請求項7】 第1導電型又は第2導電型の基板領域を 有する半導体基板と、該半導体基板の表面部分に形成される第1導電型のウエル領域と、該ウエル領域内の基板 表面部分に配設される第1導電型のガードリングと、前記ウエル領域内の前記ガードリングの内側部分に配設される第2導電型のソース・ドレイン領域を有し、相互に並んで並列接続された複数の保護トランジスタとを備える半導体装置において、前記複数の保護トランジスタのゲートとソース領域とを接続し、ガードリングに隣接しない保護トランジスタのゲートをプリバッファ出力に接続される。トランジスタの学回によるとを特徴とする半導体装置。

【請求項8】 ドレイン領域の下部に該ドレイン領域よりも不純物濃度が低い第2導電型領域を配設したことを特徴とする、請求項7に記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関

し、特に、半導体装置の内部回路を静電気破壊から保護 する静電保護トランジスタの構造に関する。

[0002]

【従来の技術】一般に、半導体装置は、製造工程や検査 工程、あるいは、電子機器に組み込む段階で静電気が侵 入すると、半導体装置の内部回路が破壊される可能性が ある。このため、半導体装置の外部との入出力部には、 通常、保護トランジスタを設けている。

【0003】図10は、一般的な半導体装置における入 出力回路部を示しており、複数の入出力回路部のうち、 2回路分を図示している。入出力回路部は内部回路を取 り囲むように半導体装置のチップ外周部に設けられ、各 入出力回路部は、N型トランジスタ31とP型トランジ スタ32とが一対となって構成される。入出力回路部 は、基板上部の配線によって入力保護素子、または出力 バッファに作り分けられ、或いは、一部が保護素子で、 残りの部分が出力バッファトランジスタとして形成され る。1つのトランジスタの構成をN型トランジスタ31 を例にして説明する。11nはウエル領域、14nはド レイン拡散領域、15 nはゲート電極、16 nはソース 拡散領域である。本実施の形態では、1つのN型トラン ジスタ31は4つの保護トランジスタで構成され、ドレ イン拡散領域14nは2つのゲート15nに対して共通 に接続される。同様に、中央に配置されたソース拡散領 域16nも2つのゲート15nに対して共通に接続され る。13はスルーホールで、ドレイン拡散領域14n、 ソース拡散領域16mと上層配線とを接続する。18m はガードリングで、ドレイン拡散領域14nとソース拡 散領域16 nを囲むように形成され、N型トランジスタ 31では、接地電位 (GND) に接続される。 トランジ スタの周囲に配設し、ウェルまたは基板の電位を固定す るのに利用する。N型トランジスタ31の場合、ドレイ ン拡散領域14nとソース拡散領域16nは、N+拡散 層で形成され、ガードリング18nはP+拡散層で形成 され、ウエル11nはP型である。逆に、P型トランジ スタ32の場合、ドレイン拡散領域14pとソース拡散 領域16pは、P+拡散層で形成され、ガードリング1 8 pはN+拡散層で形成され、ウエル11 pはN型であ る。また、ガードリング18pは電源電位 (VDD) に

【0004】図10(a)は、入出力回路部を入力保護素子として形成した場合の平面図を示し、図11(a)にその等価回路図を示す。N型トランジスタ31とP型トランジスタ32のドレイン拡散領域14n,14pは、配線層14aを通してパッド22と内部回路の入力バッファ(不図示)に接続される。N型トランジスタ31のソース拡散領域16nは、スルーホール13を通してゲート電極15nと接続され、接地電位(GND)に接続される。また、P型トランジスタ32のソース拡散 領域16pは、スルーホール13を通してゲート電極1

5pと接続され、電源電位(VDD)に接続される。こ のように接続することで、入出力回路部は入力保護素子 として機能する。

【0005】図10(b)は、入出力回路部を出力バッ ファとして形成した場合の平面図を示し、図11(b) にその等価回路図を示す。N型トランジスタ31とP型 トランジスタ32のドレイン拡散領域14n,14p は、配線層14aを通してパッド22に接続され、ゲー ト電極15n, 15pは内部回路の出力プリバッファ (不図示)に接続される。このとき、出力プリバッファ 10 ジスタの動作原理を説明する。同図(b)の横軸はエミ が2つの相補出力を有するときは2本の信号線で接続さ れ、出力プリバッファが1つの出力のときは1本の信号 線 (不図示) で接続される。 N型トランジスタ31のソ ース拡散領域16 nは、スルーホール13を通して接地 電位 (GND) に接続され、P型トランジスタ32のソ ース拡散領域16pは、スルーホール13を通して電源 電位(VDD)に接続される。このように接続すること で、入出力回路部はインバータとして機能するととも に、保護トランジスタとしても機能する。

【0006】図11(c)は、一部が入力保護素子で、 残りの部分が出力バッファトランジスタとして形成した 場合の等価回路図を示す。この場合、N型トランジスタ 31とP型トランジスタ32Pを構成する4個のトラン ジスタのうち、2個を入力保護素子として利用し、残り を出力バッファとして利用するようにしたものである。 それぞれの接続は前述と同様、N型トランジスタ31と P型トランジスタ32のドレイン拡散領域14n,14 pは、配線層14aを通してパッド22に接続される。 入力保護素子を形成する保護トランジスタのソース拡散 領域16mは、スルーホール13を通してゲート電極1 5nと接続され、接地電位(GND)に接続される。ま た、P型トランジスタ32のソース拡散領域16pは、 スルーホール13を通してゲート電極15pと接続さ れ、電源電位 (VDD) に接続される。一方、出力バッ ファとして形成するトランジスタのゲート電極15 n, 15pは内部回路の出力プリバッファ (不図示) に接続 され、N型トランジスタ31のソース拡散領域16 n は、スルーホール13を通して接地電位(GND)に接 続され、P型トランジスタ32のソース拡散領域16p は、スルーホール13を通して電源電位(VDD)に接 40 続される。このように接続することで、入出力回路部は 入力保護素子と出力バッファの2つの機能を有する。

【0007】次に、図12をもとに、入出力回路部を入 力保護素子して形成した場合の保護動作を説明する。図 12(a)は、N型トランジスタ31のガードリング1 8 nとこれに隣接する保護トランジスタの断面図を示 し、図12(b)は、保護トランジスタの入出力特性を 示す。 図12 (a) において、 ドレイン 14 nとソース 16 nはN+拡散層で、Pウエル11からなるゲート直

N型の寄生トランジスタ12が形成される。即ち、ドレ イン16nがコレクタ、Pウエル11がベース、ソース 16 nがエミッタに相当する。 コレクタ14 cはパッド 22に接続され、エミッタ16cはガードリング18 n とともにGNDに接続される。ベース11cとガードリ ング18nとの間には寄生抵抗17が形成される。通常 は、ベース11cに電圧が生じていないので、寄生トラ ンジスタ12はオフしている。

【0008】次に、図12(b)をもとに、保護トラン

ッターコレクタ間電圧(ソースードレイン間電圧)であ り、縦軸はコレクタ電流である。いま、パッド22から 正電圧のESD (Electrostatic Dis charge) サージが侵入したすると、コレクタ14 cとエミッタ16cの間に大きな電界が生じ、ゲート1 5 n近傍のドレイン拡散領域14 nが最初にブレイクダ ウンし始める(図12(b)3)。このブレイクダウン により、わずかなブレイクダウン電流がパッド22から Pウエル11に流れ込み、寄生抵抗17を通してガード リング18nからGNDへ流れ出る(図12(a) ①)。このブレイクダウン電流が寄生抵抗17に流れる と、寄生抵抗17の両端に電圧が発生し、ベース11c の電位を上昇させる。ベース11cの電位がエミッタ1 6 c に対して 0.6~0.7 V (寄生トランジスタの関 値電圧VBE)を越えると、寄生トランジスタ12がオ ンして、コレクタ14 cからエミッタ16 c に電流が流 れ始める (図12(a)②)。 このときのコレクタ電圧 を初期ブレークダウン電圧V1とし、そのときのコレク タ電流を I 1とする (図12 (b) ②)。 寄生トランジ 30 スタ12がオンすると、エミッターコレクタ間電圧は急 速に低下し、寄生トランジスタ12の性能で決まる電圧

【0009】ESDサージによる電流がさらに増加する と、この電流は、寄生トランジスタ12と寄生抵抗17 を通してGNDに流れるようになる (図12 (a) O+ ②)。しかし、寄生トランジスタ12には内部抵抗があ り、コレクタ電流の増加とともにエミッターコレクタ間 電圧は増加する(図12(b)スナップバック領域)。 エミッターコレクタ間電圧が寄生トランジスタ12の耐 圧を越えると、寄生トランジスタ12は破壊する(図1 2(b) 6)。寄生トランジスタ12が破壊するコレク タ電流をImaxで、そのときのエミッターコレクタ間 電圧をVmaxとする(図12(b))。P型トランジ スタ32についても同様の動作をするが、寄生トランジ スタはPNP型であり、負電圧のESDサージに対して 保護動作をする点がN型トランジスタ31と異なる。こ のように、パッド22に数万VのESDサージが印加さ れても、N型トランジスタ31とP型トランジスタ32 下のチャネル領域はP型となっているので、ここにNP 50 とで形成される保護トランジスタにより、ドレイン14

Vsnp (スナップバック電圧) まで下がる (図12

(b)(5).

nの電圧を数10Vに抑えることができる。従って、E SDサージによる高電圧が内部回路に伝わることがなく なり、保護トランジスタは内部回路が破壊することを防 止する。

#### [0010]

【発明が解決しようとする課題】上記保護トランジスタ において、初期ブレークダウン電圧V1は寄生抵抗17 の大きさできまる。内部回路を保護するためには、電圧 V1はできる限り低いことが望ましい。しかし、通常に 扱う信号で動作すると内部回路が機能しなくなるので、 初期ブレークダウン電圧V1は通常の信号電圧に比べて 数倍以上の電圧であることが必要である。所望の初期ブ レークダウン電圧V1を確保するためには、Pウェル1 1の寄生抵抗17の値を所望の値に設定する必要があ る。Pウエル11の不純物濃度は内部回路を構成するト ランジスタの性能などで決められ、Pウエル11の不純 物濃度を変えることで寄生抵抗17の値を決めることが できない。仮に、Pウエル11の不純物濃度を変えるた めには、内部回路と入出力回路部で別々のウエル形成工 程を設けなければならない。これは、工程数が増加し、 半導体装置のコストアップにつながり、好ましくない。 【0011】従って、寄生抵抗17の値を所望の値に設 定するには、ソースとガードリングとの間の間隔20 (図9(a))を所定の間隔に設定しなければならな い。一方、半導体装置はコストダウンや高速動作化が求 められており、年々内部回路を構成する素子の微細化が 進んでいる。半導体装置を微細化するためには、比例縮 小則に従って基板の不純物濃度を増加しなければなら ず、不純物濃度が増加すると、基板抵抗率は減少するた め、ガードリングとソースとの間の間隔を大きくする必 30 要がある。ここで、不純物濃度が2.0×10<sup>17</sup> c m-3のとき、ソースとガードリングとの間の間隔は10μ mとした。しかし、この間隔を大きくとると、保護トラ ンジスタのレイアウト面積が増大するため、集積度向上 に支障となる。

【0012】本発明は、上記事情に鑑みて成されたもの であり、その目的とするところは、微細化した半導体装 置に好適な保護トランジスタの構造を提供することであ る。

#### [0013]

【課題を解決するための手段】上記目的を達成するため に、本発明の半導体装置は、第1導電型又は第2導電型 の基板領域を有する半導体基板と、該半導体基板の表面 部分に形成された第1導電型のウエル領域と、該ウエル 領域内の基板表面部分に配設される第1 導電型のガード リングと、前記ウエル領域内の前記ガードリングの内側 部分に配設される第2導電型のソース・ドレイン領域を 有する保護トランジスタとを備える半導体装置におい て、 前記ガードリングと前記ソース・ドレイン領域と の間に、第2導電型領域又は前記ウエル領域よりも不純 50 ガードリングに隣接する保護トランジスタのブレイクダ

物濃度が低い低濃度第1導電型領域の何れかを配設した ことを特徴とする。

【0014】前記低濃度第1導電型領域は、例えば一般 的にウェルよりも不純物濃度が低い基板領域で構成する ことができる。また、第2導電型領域又は低濃度第1導 電型領域は、前記ソース・ドレイン領域を囲む領域とす ることができ、或いは、保護トランジスタが相互に並ん で並列接続された複数の保護トランジスタを含む場合に は、複数の保護トランジスタの内でガードリングに隣接 する保護トランジスタのソース領域と前記ガードリング との間にのみ配設することもできる。第2導電型領域又 は低濃度第1導電型領域は、フィールド酸化膜の下側に 配設することができ、またソースと同電位に維持するこ ともできる。

【0015】本発明の半導体装置によれば、保護トラン ジスタのソースとガードリングとの間のPウェル層内部 に低濃度第1導電型領域又は第2導電型領域を設けたこ とにより、ドレイン領域とガードリングとの間の寄生抵 抗を大きくすることができるので、小さなブレイクダウ 20 ン電流によってもスナップバックを確実に発生させるこ とができる。つまり、ドレイン領域とガードリングとの 間の間隔が小さくても寄生バイポーラトランジスタを動 作させてスナップバック電流を流すことができる。従っ て、半導体装置の微細化を可能にする。

【0016】また、本発明の半導体装置は、第1導電型 の基板領域を有する半導体基板と、該半導体基板の表面 部分に形成された第1導電型のウエル領域と、該ウエル 領域内の基板表面部分に配設される第1導電型のガード リングと、前記ウエル領域内の前記ガードリングの内側 部分に配設される第2導電型のソース・ドレイン領域を 有し、相互に並設且つ並列接続された複数の保護トラン ジスタとを備える半導体装置において、前記複数の保護 トランジスタの内で、ガードリングに隣接する保護トラ ンジスタのゲートはソース領域と接続し、ガードリング に隣接しない保護トランジスタのゲートをプリバッファ 出力に接続させることを特徴とする。

【0017】前記複数の保護トランジスタの内で、ガー ドリングに隣接する保護トランジスタのゲートとソース 領域とを接続し、且つドレイン領域の下部に該ドレイン 領域よりも不純物濃度が低い第2導電型領域を配設する 40 ことが好ましい。この場合、ガードリングに隣接するト ランジスタのブレイクダウン電圧とガードリングに隣接 しないトランジスタのブレイクダウン電圧との差を大き くすることができ、ガードリングに隣接しないトランジ スタは保護能力が高く、このトランジスタを優先的にス ナップバックに入れることで内部回路を有効に保護する ことができる。

【0018】また、ガードリングに隣接する保護トラン ジスタのゲートとソースとを同電位にすることにより、

ウン電圧をガードリングに隣接しないトランジスタより 少なくとも低くならないようにし、ガードリングに隣接 しないトランジスタを優先的にスナップバックに入れる ことができる。

#### [0019]

【発明の実施の形態】本発明の半導体装置に係わる入出 力回路部は、従来の技術で説明したように一対のN型ト ランジスタとP型トランジスタで構成される。入出力回 路部は、基板上部の配線によって入力保護素子、または 出力バッファに作り分けられ、或いは、一部が保護素子 10 で、残りの部分が出力バッファトランジスタとして形成 されることもある。これら配線は従来と同じであり、説 明を省略する。また、以下の説明では、入出力回路部の うち、N型トランジスタの詳細な構造について説明する が、P型トランジスタについても極性が異なるだけで、 同様の構造を有する。

【0020】[第1の実施の形態]図1は、本発明の第 1の実施形態の半導体装置に係わるN型トランジスタの 構造を示し、同図(a)はN型トランジスタの平面図、 同図(b)はA-A'断面図、同図(c)は等価回路図 20 を示す。

【0021】図1 (a)、(b)、(c)を参照してN 型トランジスタの構成を説明する。P型基板10上に、 第1のPウェル11aが形成されており、第1のPウェ ル11a領域内に4つのトランジスタ33,34が形成 される。また、第1のPウェル11aの周囲には、所定 の間隔を空けて第2のPウェル11b領域が形成され、 第2のPウェル11b領域内にP+拡散領域を成すガー ドリング18nがトランジスタ33,34を取り囲むよ うに形成される。また、ガードリング18 nの内側に は、Pウェル11よりも不純物濃度が低い低濃度P型領 域10aがフィールド酸化膜19の下方に残されてい る。4つのトランジスタ33、34のうち、ガードリン グに隣接するトランジスタを第1のトランジスタ33、 ガードリングに隣接しないトランジスタを第2のトラン ジスタ34とする。これらトランジスタ33、34のド レイン14nは配線層14aを通してパッド22と内部 回路に接続され、ソース16mは配線層16aを通し て、ゲート15nとともにGNDに接続される。本実施 の形態において、第1と第2のPウェル11a, 11b 40 の深さは3μmで、不純物濃度は1×10<sup>17</sup>cm-3、 第1と第2のPウエルの間隔はO.75μmとした。ま た、ガードリング18nの幅は1µm、トランジスタサ イズは全てW=100 $\mu$ m、L=0.4 $\mu$ mとし、低濃 度P型領域10aの不純物濃度は、1×10<sup>17</sup>cm-3

【0022】図1(b)を参照して動作を説明する。N PN型の寄生トランジスタ12は、従来の技術と同様、 ガードリングに隣接する第1のトランジスタ33部分に

エミッタ、第1のPウエル11aがベースになる。 寄生 **抵抗17aは、前記ベースとガードリングとの間に形成** され、第1のPウエル11aと低濃度P型領域10aと 第2のPウエル11bとで形成される。 パッド22にE SDサージが印加されると、このサージは配線層14a を通してドレインに伝わり、ドレイン拡散領域14nと 第1のPウエル11aとの境界でブレイクダウンを生じ させる。これにより、ESDサージは、寄生抵抗17 a、即ち、第1のPウエル11aから低濃度P型領域1 Oaと第2のPウエル11b、ガードリング18nを経 由してGNDに流れ出る。ESDサージによる電流が流 れると、寄生抵抗17 aに電圧が生じ、寄生トランジス タ12のベース電圧が閾値VBEを越えると、寄生トラ ンジスタ12に電流が流れ、コレクタの電圧を一定値以 下に抑えることができる。このため、入力保護素子はE SDサージが内部回路に伝わらないようにでき、内部回 路を保護する。

【0023】本実施の形態の寄生抵抗17aは、前述の とおり、第1のPウエル11aと低濃度P型領域10a と第2のPウエル11bとで形成される。低濃度P型領 域10aは第1と第2のPウエル11a, 11bと比 べ、不純物濃度が2桁小さいので、抵抗率は大きくな る。従って、寄生抵抗17aの抵抗値を従来と同等の抵 抗値とするためには、Pウエル11だけで構成した寄生 抵抗17よりも短い距離で形成できる。 従来、ガードリ ングに隣接する第1のトランジスタ33のソース拡散領 域16nとガードリング18nとの間隔は、10μm程 度であったものが、本実施の形態では、3μm程度で従 来と同等の抵抗値が得られる。このため、N型トランジ 30 スタ31のサイズを小さくすることができ、半導体装置 のチップサイズを低減できる。また、第1と第2のPウ エル11a, 11bの間に形成される低濃度P型領域1 Oaは、ウエル形成用マスクパターンを変更するだけで よく、特別な製造工程を追加することなく形成すること ができる。

【0024】[第2の実施の形態]図2は本発明の第2 の実施の形態の半導体装置に係わるN型トランジスタ3 1を示し、同図(a)は、N型トランジスタ31の平面 図で、同図(b)は(a)のA-A'断面を示す。同図 (a)は、配線層の図示を省略している。本実施の形態 の半導体装置は、低濃度第1導電型領域を成すP型基板 領域10bが、ガードリングに隣接する保護トランジス タのソース16とガードリング18との間にのみ配置さ れている点において、第1の実施の形態と異なる。即 ち、P型基板領域10bは、ゲート15の長手方向と平 行なガードリング18nの辺と第1のトランジスタ33 との間に形成され、ゲート15の長手方向と直交するガ ードリング18nの辺と第1のトランジスタ33との間 には形成されない。その他の構成は。第1の実施の形態 形成され、ドレイン14 nがコレクタ、ソース16 nが 50 と同様である。図2(b)に示すように、第1のトラン

10

ジスタ33とガードリング18nとの間のP型基板領域 10bの部分は、フィールド酸化膜19の下方に形成さ れている。本実施の形態の寄生抵抗17bは、第1の実 施の形態と同様、第1のPウエル11aと低濃度P型領 域10bと第2のPウエル11bとで形成される。近 年、半導体装置の入出力端子の数は数百本に及ぶ場合が ある。このような半導体装置の入出力回路部は、半導体 装置を構成するチップの周辺部に配置されるので、チッ プの辺に平行な方向(図2(a)で左右方向)を小さく しないと、多数の入出力回路部を配置しきれなくなる。 これに対し、チップの辺に直交する方向(図2(a)で 上下方向)は余裕があるので、従来と同等の間隔が確保 できる。このため、左右方向には、低濃度P型領域10 bを配設することで、従来と同等の寄生抵抗の値を確保 し、上下方向には、第1と第2のPウエル11a, 11 bとがつながっているものの、従来と同等の間隔を確保 することで、従来と同等の寄生抵抗の値を確保ことがで きる。低濃度P型領域10αの幅としては、例えば3μ m程度、上下方向のガードリングとソースとの間隔は、 例えば10μm程度とした。この結果、入力保護素子の 20 ブレークダウン電圧を従来と同じにできる。 また、第1 と第2のPウエル11a, 11bの間に形成される低濃 度P型領域10bは、ウエル形成用マスクパターンを変 更するだけでよく、特別な製造工程を追加することなく 形成することができる。

【0025】[第3の実施の形態]図3は、本発明の第 3の実施の形態の半導体装置に係わるN型トランジスタ 31を示し、同図 (a) は、N型トランジスタ31の平 面図で、同図(b)は(a)のA-A'断面を示す。同 態の半導体装置は、第1実施の形態における第1と第2 のウエル領域11a,11bの間の領域が第2導電型領 域を成すNウエル25である点において、第1の実施の 形態と異なる。その他の構成は、第1の実施の形態と同 様である。但し、寄生抵抗17cの形成経路は、第1実 施の形態とは異なる。Nウェル25は第1、第2のウエ ル領域11a,11bと逆導電型なので、例えば、第1 のウエル領域11aに正のESDサージが侵入した時、 その電荷はNウェル25に移動しうるが、Nウェル25 から第2のウエル領域116へは移動できない。このた 40 め、第1のウエル領域11aに侵入した正のESDサー ジは、P型基板10と第2のPウェル11bを通してガ ードリング18からGNDへ流れる。従って、寄生抵抗 17cは、第1のウエル領域11aとP型基板10と第 2のPウェル11bとで形成される。寄生抵抗17cの 形成経路の中に、第1の実施の形態と同様、低濃度のP 型基板10が含まれるので、寄生抵抗17cはPウエル 11だけで構成するよりも短い距離で形成できる。従 来、ガードリング18nに隣接する第1のトランジスタ 33のソース拡散領域16 nとガードリング18 nとの 50 離は最小ウェル幅の制限を受けてしまう。本実施の形態・

間隔は、10μm程度であったものが、本実施の形態で は、3µm程度で従来と同等の抵抗値が得られる。この ため、N型トランジスタ31のサイズを小さくすること ができ、半導体装置のチップサイズを低減できる。ま た、第1と第2のPウエル11a, 11bの間に形成さ れるNウエル25は、内部回路のNウエル形成と同一工 程で製造できるので、Nウエル形成用マスクパターンを 変更するだけでよく、製造工程のステップが増えること なく形成することができる。

10 【0026】[第4の実施の形態]図4は本発明の第4 の実施の形態の半導体装置に係わるN型トランジスタ3 1を示し、同図(a)は、N型トランジスタ31の平面 図で、同図(b)は(a)のA-A'断面を示す。同図 (a)、(b)は、配線層の図示を省略している。本実 施の形態の半導体装置は、第2導電型領域を成すNウェ ル26が、ガードリングに隣接する保護トランジスタの ソース16 nとガードリング18 nとの間にのみ配置さ れている点において、第3の実施の形態と異なる。即 ち、Nウエル26は、ゲート15nの長手方向と平行な ガードリング18πの辺と第1のトランジスタ33との 間に形成され、ゲート15 nの長手方向と直交するガー ドリング18nの辺と第1のトランジスタ33との間に は形成されない。その他の構成は。第2の実施の形態と 同様である。 図4 (b) に示すように、第1のトランジ スタ33とガードリング18 n との間のNウエル26 は、フィールド酸化膜19の下方に形成されている。本 実施の形態の寄生抵抗17dは、第1のPウエル11a と低濃度P型基板10aと第2のPウエル11bとから なり、図面で左右方向に形成され経路と、第1のPウエ 図(a)は、配線層の図示を省略している。本実施の形 30 ル11aだけからなり、図面で上下方向に形成され経路 とがある。第2の実施の形態と同様、いずれの方向も、 所望の寄生抵抗値となるように間隔を決定する。また、 製造工程数については、第3の実施の形態と同様、増え ることはない。

【0027】[第5の実施の形態]図5は本発明の第5 の実施の形態の半導体装置に係わるN型トランジスタ3 1を示し、同図(a)は、N型トランジスタ31の平面 図で、同図(b)は(a)のA-A'断面を示す。同図 (a)は、配線層の図示を省略している。本実施の形態 の半導体装置は、第2導電型領域を成すNウェル領域 が、ガードリング内側のフィールド酸化膜19の下方 に、その一端をソース領域16側に0.5µmはみ出し て形成されて、ソース16 n及びNウェル27がグラン ドに接続される点において、第3の実施の形態と異な る。その他の構成は、第3の実施の形態と同様である。 一方、拡散工程において作ることのできる最小のウェル 幅は、半導体装置の製造に用いるプロセスにより決まっ ている。このため第1から第4の実施例のようにウェル を配置した場合には、ガードリングとソース領域との距

においては、Nウェル領域をソース側に入り込ませるこ とで、ガードリングとソース領域との距離を小さくする ことができる。

【0028】[第6の実施の形態]図6は本発明の第6 の実施の形態の半導体装置に係わるN型トランジスタ3 1を示し、同図(a)は、N型トランジスタ31の平面 図で、同図(b)は(a)のA-A、断面を示す。同図 (a)は、配線層の図示を省略している。本実施の形態 の半導体装置は、第2導電型領域を成すNウェル28 16 nとガードリング18 nとの間にのみ配置されてい る点において、第5の実施の形態と異なる。その他の構 成は、第5の実施の形態と同様である。

【0029】 「第7の実施の形態] 図7は本発明の第7 の実施の形態の半導体装置に係わるN型トランジスタ3 1を示し、同図(a)は、N型トランジスタ31の平面 図で、同図(b)は(a)のA-A'断面を示す。同図 (a)は、配線層の図示を省略している。本実施の形態 では、ガードリング18nに隣接する保護トランジスタ のゲート15 n とソース16 n とをグランドに接続し同 20 電位とする。更に、ガードリング18nに隣接する保護 トランジスタのドレイン拡散領域14nの下方に第2導 電型領域を成すNウェル29が4μmの幅で形成されて いる。本実施の形態によると、Nウェル29で囲まれた 保護トランジスタは、小さなブレイクダウン電流でスナ ップバックに入るため、ガードリングに隣接する保護ト ランジスタより優先的にスナップバックに入り、保護と して働く。ガードリングに隣接しない保護トランジスタ はガードリングに隣接する保護トランジスタより保護能 きる。

【0030】 [第8の実施の形態] 図8は本発明の第8 の実施の形態の半導体装置に係わるN型トランジスタ3 1を示し、同図(a)は、N型トランジスタ31の平面 図で、同図(b)は(a)のA-A'断面を示す。同図 (a)は、配線層の図示を省略している。本実施の形態 の半導体装置は、第2導電型領域を成すNウェル30 が、ガードリングに隣接する保護トランジスタのドレイ ン14の下方にのみ配置されている点において、第7の 態と同様である。

【0031】第1、3、5、7、9の実施の形態では、 ガードリングに隣接するトランジスタがその他のトラン ジスタに比べてスナップバック現象に入るのに、寄生ト ランジスタのベース電位を高くする必要があることに着 目し、ガードリングと保護トランジスタの距離を大きく することなくガードリングに隣接するトランジスタのブ レイクダウン電流の流路部分のみ寄生抵抗を大きくする ための手法について述べている。

【0032】第2、4、6、8の実施の形態では、第1 50

12

導電型又は第2導電型の基板領域を図面で上下部分を除 いて左右の部分のみに設置したので、スナップバック現 象をより速くオンさせなおかつラッチアップ及び基板動 作時のノイズに対して強い半導体装置が実現できる。ラ ッチアップの防止を目的とするガードリングは、ドレイ ン拡散領域とガードリングとの間の抵抗が小さいほうが 電流の発生源から基板電流を引き抜く点までの基板抵抗 が下がりより効果が大きい。

【0033】[第9の実施の形態]図9は本発明の第9 が、ガードリングに隣接する保護トランジスタのソース 10 の実施の形態の半導体装置に係わるN型トランジスタ3 1を示し、同図(a)は、N型トランジスタ31の平面 図で、同図(b)はESDサージ電流がグランドに放電 する動作を示すグラフを示す。本実施の形態では、ガー ドリング18nに隣接する保護トランジスタのソース1 6nとゲート15nとをグランドGNDに接続し、且 つ、ガードリング18nに隣接しない保護トランジスタ のゲート15 nをプリバッファ出力に接続させている。 本実施の形態によると、ガードリング18nに隣接する 保護トランジスタのチャンネル領域がグランド電位に近 い電位に固定されるので、その部分の寄生抵抗が大きく なり、ガードリング18nとの隔離距離が小さくとも、 容易にスナップバック現象に入ることができる。

【0034】図9(b)を参照して、本実施の形態の作 用について説明する。特に、出力トランジスタのゲート をプリバッファに接続した場合には、ESDサージが侵 入すると、容量カップリングでゲート電圧が上昇しチャ ンネル電流がドレインからソースに流れる。その結果、 電流が集中し、Pウェルの寄生抵抗が小さい場合には、 ブレイクダウン電流とチャンネル電流との双方がスナッ 力が高いため、高い保護能力を有するバッファが構成で 30 プバックに入る前に侵入し、保護トランジスタは、破壊 されてしまう (図9 (b) の)。

【0035】この場合、特に出力側のプリバッファとし て利用される出力トランジスタのゲートを選択的に接地 することで、選択された出力バッファ・トランジスタの 抵抗値が大きくなり、バイポーラ動作に入る電圧は、隣 接する他のトランジスタより高く、スナップバックに入 りにくく、バッファ領域にある隣接するトランジスタが スナップバックに入る。このことで隣接する他のトラン ジスタのESDサージに対する保護動作としてのスナッ 実施の形態と異なる。その他の構成は。第7の実施の形 40 プバック現象を確実にすることができる。実際に本願を 適用した試作において、従来1000V(MIL規格) であったESD耐圧が4000Vに改善され、十分な効 果が得られることが判明している。

> 【0036】以上、本発明をその好適な実施の形態に基 づいて説明したが、本発明の半導体装置は、上記実施の 形態の構成にのみに限定されるものでなく、上記実施の 形態の構成から種々の修正および変更を施した半導体装 置も、本発明の範囲に含まれる。

[0037]

【発明の効果】本発明の半導体装置によれば、保護トラ

ンジスタのソース及びガードリング間のPウェル層内部 に第1導電型又は第2導電型の基板領域を設けたことに よりPウェルの寄生抵抗を大きくすることができるので ソースとガードリングの間隔を大きく取る必要がなくな り半導体装置の微細化を可能にする。

#### 【図面の簡単な説明】

【図1】本発明の実施形態を示す半導体装置で、(a) は平面図、(b)はA-A'断面図、(c)は等価回路 図を示す。

【図2】本発明の実施形態を示す半導体装置で、(a) 10 14a ドレイン配線層 は平面図、(b)はA-A'断面図を示す。

【図3】本発明の実施形態を示す半導体装置で、(a) は平面図、(b)はA-A'断面図を示す。

【図4】本発明の実施形態を示す半導体装置で、(a) は平面図、(b)はA-A'断面図を示す。

【図5】本発明の実施形態を示す半導体装置で、(a) は平面図、(b)はA-A'断面図を示す。

【図6】本発明の実施形態を示す半導体装置で、(a) は平面図、(b)はA-A'断面図を示す。

【図7】本発明の実施形態を示す半導体装置で、(a) 20 17a~17h 寄生抵抗 (Pウェル抵抗) は平面図、(b)はA-A'断面図を示す。

【図8】本発明の実施形態を示す半導体装置で、(a) は平面図、(b)はA-A'断面図を示す。

【図9】本発明の他の実施形態を示す半導体装置で、

(a) は平面図、(b) はESDサージ電流がグランド に放電する動作グラフを示す。

【図10】従来の半導体装置の平面図を示し、(a)は 入力保護素子を構成した場合を示し (b) は出力バッフ ァを構成した場合を示す。

【図11】図10の(a)、(b)に対応する半導体装 30 27 第2導電型の基板領域 (Nウェル) 置の回路図、(c)は(b)の一部を出力バッファとし た場合を示す。

【図12】従来の半導体装置の(a)は断面図、(b) はESDサージ電流がグランドに放電する動作グラフを 示す。

【符号の説明】

10 P型基板

14

10a、10b 低濃度P型基板領域

11 Pウェル

11a 第1のPウェル領域

11b 第2のPウェル領域

11n N型トランジスタ・ウェル領域

11p P型トランジスタ・ウェル領域

11c ベース

12 寄生トランジスタ

13 スルーホール

14c コレクタ

14n N型トランジスタドレイン拡散領域

14p P型トランジスタドレイン拡散領域

15n N型トランジスタゲート電極

15p P型トランジスタゲート電極

16a ソース配線層

16c エミッタ

16n N型トランジスタソース拡散領域

16p P型トランジスタソース拡散領域

18n N型トランジスタガードリング

18p P型トランジスタガードリング

19 フィールド酸化膜

20 ソース・ガードリング間隔

22 パッド

25 第2導電型の基板領域 (Nウェル) (フローティ ング)

26 第2導電型の基板領域 (Nウェル) (フローティ ング)

28 第2導電型の基板領域 (Nウェル)

29 第2導電型の基板領域 (Nウェル)

30 第2導電型の基板領域 (Nウェル)


31 N型トランジスタ


32 P型トランジスタ


33 ガードリングに隣接する保護トランジスタ


34 ガードリングに隣接しない保護トランジスタ


【図1】















【図2】








【図4】





























CLIPPEDIMAGE= JP411274404A

PAT-NO: JP411274404A

DOCUMENT-IDENTIFIER: JP 11274404 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: October 8, 1999

**INVENTOR-INFORMATION:** 

NAME COUNTRY HIRATA, MORIHISA N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY NEC CORP N/A

APPL-NO: JP10075179

APPL-DATE: March 24, 1998

INT-CL (IPC): H01L027/04;H01L021/822

ABSTRACT:

PROBLEM TO BE SOLVED: To attain protection transistors suitable for a micronized semiconductor device by a method wherein either a second conductive

type region or a low concentration first conductive type region having lower impurity concentration than a well region is arranged between a guard ring and a source and drain region.

SOLUTION: A second P well 11b region is formed around the periphery of a first P well 11a and spaced at a predetermined interval, and a guard ring 18n comprising a P+ diffusion region in a region of the second P well 11b is formed so as to enclose transistors 33, 34. A low concentration P type region 10a having lower impurity concentration than a P well 11 remains beneath a field oxide film 19 inside the guard ring 18n. A drain 14n of the transistor 33 adjacent to the guard ring 18n and the transistor 34 unadjacent to the guard ring 18n is connected to a pad 22 and an inner circuit via a wiring layer 14a,